低電圧大電流POLコンバータの過渡応答特性改善のための 近似的2自由度制御アルゴリズムの応用

Application of the Approximate 2-Degree-of-Freedom Algorithm for Improving Transient Response of Low-Voltage, High-Current POL Converters.

下 川 宗一郎*	樋	П	幸	治**	中	村	勝*
Soichiro Shimokawa	Kohji Higuchi			Masaru Nakamura			

概要 サーバや情報通信機器などに用いられている FPGA等のLSIは、半導体プロセスの微細化に 伴い高速化及び高集積化が進む一方で、低電圧大電流化が進んでいる。これらのLSIに電源を供給す るDC-DCコンバータに求められる電源仕様は厳しくなっており、従来から広く使用されてきた PID 制御では、高度化する電源要求に対応するのが難しくなっている。今回、筆者らは、デジタル制御方 式特有の制御方法である2自由度制御方式を用いることで、負荷急変特性とスタートアップ特性の両 方の特性を良好に保つ設計を実現した。本報告では、高性能な電源特性を得るためのデジタル制御電 源コントローラの設計方法について紹介する。

1. まえがき

情報通信技術 (ICT) はさまざまな分野のビジネスやサ ービスに活用され、今後、ますます広がっていくことが 予想される。これら通信ネットワークを支える通信機器 には、通信情報を処理するために FPGA 等の LSI が使用 され、その電源として低電圧大電流を供給できるDC-DC コンバータが使用されている。このようなDC-DCコン バータに求められる過渡特性として、負荷電流の急峻な 変化に対して出力電圧の変動を抑え一定に保つ負荷急変 応答特性と、電源投入後に出力電圧が目標値電圧までオ ーバーシュートすることなく滑らかに、かつ、迅速に立 ち上がるスタートアップ特性が求められる⁽¹⁾⁽²⁾⁽³⁾⁽⁴⁾⁽⁵⁾。 特に、FPGAのコア電圧などは低電圧化が進んでおり、 1V程度の電源電圧に対し、+/-30mV程度の電圧変化 であっても処理のエラーを引き起こすと言われており, 高速な負荷急変応答性能が重要視されている。その一方 で、状態監視や設定変更などを行うための通信機能や、 複雑な保護のシーケンス等,多くの機能も求められてい る。このような多機能で複雑な要求にアナログ制御コン トローラで対応するのは難しくなってきており、マイコ ンやDSPなどのデジタル制御コントローラを使用した電 源制御方式が注目されている。また,アナログ制御方式 で広く用いられている PID 制御では、高速な負荷急変応 答特性とオーバーシュートのないスタートアップ特性の

*デバイス事業本部 技術本部 応用技術部 電源システム開発課 ** UEC ASEAN 教育研究支援センター 両方を同時に実現することは困難であり、このような要 求を実現するためにも、2自由度制御などのデジタル制御 方式を活用した制御方法が検討されている。しかしなが ら、一般的な2自由度制御系は構造が複雑であり、DSP などで処理する演算量が多く,演算時間が長くなるため, 高速応答性能が求められるような高周波駆動のDC-DC コンバータへの適用は難しい。この問題に対し、高速な スイッチング電源に2自由度制御系を実現する方法とし て、近似アルゴリズムを使用することでシンプルな構成 で2自由度制御と同等の特性が得られる近似的2自由度 制御 (Approximate 2-Degree-of-Freedom: A2DoF) が提案 されている ^{(1) (2) (3)}。今回, 高速応答性能を実現するため のデジタルコントローラの制御方法として近似的2自由 度制御を適用し、負荷急変応答特性とスタートアップ特 性の両方で良好な応答特性が得られるデジタル制御系の 構築を検討する。また、デジタル制御方式では、原理的 に遅延要素が含まれるため、高速な応答性能を実現する のが難しいという問題がある。そこで今回,近似的2自 由度制御の演算アルゴリズムを実際のDSPに実装する際 にデジタル制御方式の演算遅延を最小限に抑えるDSP演 算アルゴリズムの工夫も同時に行う。

図1に今回筆者らが検討した近似的2自由度制御系に よるDC-DCコンバータの設計フローを示す。本報告で は、図1の内容に沿って、筆者らが今回行ったスタート アップ特性と負荷急変特性の両方で良好な特性が得られ るデジタルコントローラの設計方法を紹介し、設計した デジタルコントローラを使用した電源特性を実験により 示す。対象とするDC-DCコンバータの仕様,負荷急変 応答特性及びスタートアップ特性の目標特性は、

- •入力電圧12V, 出力電圧1V, 出力容量6000 µF
- スタートアップ時の出力電圧の立ち上がり時間は 300µs以内とし、オーバーシュートのないこと
- 負荷急変時の出力電圧の変動は、負荷電流50Aの変 化に対して30mV以下、負荷電流のスルーレートは 10A/µs以上とする。



2. DC-DC CONVERTER

図2に検討したDC-DCコンバータの構成を示す。4相 インターリーブ構成であり、各PWM信号スイッチング 周波数は500kHzとし、各位相は90度シフトして駆動す る。デジタル制御演算のサンプリング周波数は、1MHz とし、1スイッチング周期中に2回行う。デジタル制御 コントローラには、サンケン電気製Mixed Signal MCU である MD6603を使用する。MD6603の内部ブロックダ イアグラムを図3に示す。使用するADコンバータの分 解能は12bit、DPWMタイマの分解能は1.04nsである。 コアには、8bitの8052CPUが1つ、16bit固定小数点型の





図3 MD6603のブロック図

DSPが2つ用意されており,並列処理が可能なマルチコ ア構成になっている。今回は,このうちのDSPコアの1 つに近似的2自由度制御系の演算プログラムを実装する。

図2のDC-DCコンバータの状態方程式及び出力方程 式を,状態平均化法により線形近似式で表した結果を式 (1)に示す。

$$\begin{cases} \dot{x}(t) = A_c x(t) + B_c u(t) \\ y(t) = C_c x(t) \end{cases}$$
(1)

ただし,

$$\begin{aligned} \mathbf{x}(t) &= \begin{bmatrix} vc(t) \\ il(t) \end{bmatrix}, \ u(t) &= D(t), \ y(t) = v_{out}(t) \\ Ac &= \begin{bmatrix} \frac{-1}{C_{OR_L}} & \frac{1}{C_O} \\ \frac{-1}{L} & \frac{-r_{dc}}{L} \end{bmatrix}, \ B_c = \begin{bmatrix} 0 \\ \frac{Vin}{L} \end{bmatrix}, \ C_c = \begin{bmatrix} 1 & 0 \end{bmatrix} \end{aligned}$$

ここで、L及び r_{dc} は4相回路を1相回路として考えた 場合の L_1 , L_2 , L_3 及び L_4 の並列インダクタンス及び r_{dc1} , r_{dc2} , r_{dc3} 及び r_{dc4} の並列抵抗であり、各々 0.0375 μ H及 び 0.5m Ω とする。また、 r_{dc} には、コイル抵抗だけでな く FETのオン抵抗等も含めた値とする。 C_0 は出力容量 であり 6000 μ Fとする。 R_L 及びD(t) は負荷抵抗及び時比 率を表す。

デジタル制御系では、サンプリング開始から操作量出 力までの間に遅れ時間が存在する。サンプリング周期を Ts,遅れ時間をLaとし、この遅れ時間は制御対象に存 在する入力むだ時間と等価であると考える。更に、状態 変数の1つであるii電流のフィードバックを電圧フィー ドバックとして扱うために1周期遅れ要素を結合した状 態方程式を新たな制御対象モデルとし、式(2)で表す。 式(2)のブロック線図を図4に示す。





ただし,

$$\begin{aligned} x_{dw}(k) &= \begin{bmatrix} x_d(k) \\ \xi_2(k) \end{bmatrix}, \ x_d(k) = \begin{bmatrix} x(k) \\ \xi_1(k) \end{bmatrix}, \ \xi_2(k) = w (k+1) \\ \xi_1(k) &= \xi_2(k+1), \ A_{dw} = \begin{bmatrix} A_d & B_d \\ 0 & 0 \end{bmatrix}, \ B_{dw} = \begin{bmatrix} 0 \\ 1 \end{bmatrix} \\ A_d &= \begin{bmatrix} e^{A_cT} & e^{A_c(T-L_d)} \int_0^{L_d} e^{A_{c\tau}B_cd\tau} \\ 0 & 0 \end{bmatrix} \\ B_d &= \begin{bmatrix} \int_0^{T-L_d} e^{A_{c\tau}B_cd\tau} \\ 1 \end{bmatrix}, \ C_{dw} = \begin{bmatrix} C_d & 0 \end{bmatrix}, \ C_d = \begin{bmatrix} 1 & 0 \end{bmatrix} \end{aligned}$$

3. 近似的2自由度制御系の設計

3.1 モデルマッチングシステムの構築

式 (2) に状態フィードバック則

 $v(z) = w(k) + Fx_{dw}(k) \qquad (3)$

を適用し、状態フィードバック後の伝達関数 $W_{vy}(z)$ が式 (4)に示す任意の極配置 H_1, H_2, H_3, H_4 を持つようにフ ィードバックゲイン $F = [-f_1, -f_2, -f_3, -f_4]$ を決定す る。

$$W_{uvy}(z) = k_{co} \frac{(z - n_1) (z - n_2)}{(z - H_1) (z - H_2) (z - H_3) (z - H_4)} \cdots (4)$$

ここで、 k_{co} 、 n_1 及び n_2 は、状態フィードバック前の 伝達関数の直流ゲイン及び零点とする。

近似的2自由度制御では、式(4) において、極配置を 応答性に支配的な極 (H_1)と影響しない極 (H_2 及び H_3) に 設定することで、目標値から出力までの応答特性を近似 的に H_1 のみの一次の特性として表す。ここで、定常状態 での入出力間のゲインを1倍にするためのフィードフォ ワードゲインGを入力段に加えることで、制御対象の入 出力間でフィードフォワード構成の目標値応答特性を構 成する。Gは最終値の定理より、式(5)とする。

また今回,電流フィードバックなしのシステムを構築す るために制御対象モデルに1サンプル遅延を追加したた め,状態フィードバック後の伝達関数に第4の極*H*4が存 在する。そこで,この極の影響を打ち消す要素 (*z*-*H*4) を更に追加する。最終的なモデルマッチングシステム構 築後の目標 *r*から出力*y*までの伝達関数及び構成図を式 (6)及び**図5**に示す。

$$W_{ry}(z) = \frac{(1-H_1)}{(z-H_1)} \cdot \frac{(1-H_2) (1-H_3) (z-n_1) (z-n_2)}{(z-H_2) (z-H_3) (1-n_1) (1-n_2)}$$
(6)
= $W_m(z) \cdot W_s(z)$ (7)
 $\approx W_m(z)$ (8)

ただし,

$$W_m(z) = \frac{1-H_1}{z-H_1}, \ W_s(z) = \frac{(1-H_2)(1-H_3)(z-n_1)(z-n_2)}{(z-H_2)(z-H_3)(1-n_1)(1-n_2)}$$

近似的2自由度制御では、モデルマッチングシステム 後の伝達関数を Wm (z) の一次モデルと近似して扱う。



図5 モデルマッチングシステムの構成図

3.2 逆システムとフィルタを用いたロバスト補償器 の構築

モデルマッチングシステムにより構築した目標値応答 特性はフィードフォワード構成であり、外乱の影響がその まま出力の誤差となる。この外乱による影響を抑制する ため、逆システム $W_m^{-1}(z)$ とローパスフィルタK(z)を接続 したロバスト補償器の構成を図6に示す。ここで、 $W_m^{-1}(z)$ は近似逆システムとし、式(9)とする。また、K(z)は逆シ ステムに含まれる微分要素の影響を低減させるためのフ ィルタより、式(10)に示す一次のローパスフィルタとす る。



図6 逆システムとフィルタを用いたロバスト補償器の構成図

$$W_m^{-1}(z) = \frac{z - H_1}{1 - H_1} \dots (9)$$

$$K(z) = \frac{K_z}{z - 1 + K_z} \dots (10)$$

図5のモデルマッチングシステムと図6のロバスト補 償器を合成した近似的2自由度制御系を図7に示す。図 7の点線枠で示す箇所が近似的2自由度制御のコントロ ーラブロックとなる。ただし、各パラメータは以下のよ うになる、

$$\begin{split} k_1 &= -\frac{k_z}{1-H_1} \; G \left(-f_4 + f_2 \frac{b_{11}}{a_{12}} - H_4\right) \\ &-f_1 + f_2 \frac{b_{11}}{a_{12}} + \left(\frac{-f_2}{a_{12}}\right) \left(-f_4 + f_2 \frac{b_{11}}{a_{12}}\right) \\ k_2 &= \frac{-f_2}{a_{12}} - \frac{k_z}{(1-H_1)} \; G \\ k_3 &= -f_3 + f_2 \frac{a_{13}}{a_{12}} \\ k_4 &= -f_4 + f_2 \frac{b_{11}}{a_{12}} \\ k_{i1} &= kzG \left(-f_4 + f_2 \frac{b_{11}}{a_{12}} - H_4\right) \\ k_{i2} &= kzG \\ k_{r1} &= G \left(-f_4 + f_2 \frac{b_{11}}{a_{12}} - H_4\right) \end{split}$$

$$k_{r2} = G$$



図7 近似的2自由度制御系のブロック線図

4. デジタル制御の高速応答性能のための DSP演算アルゴリズム最適化

デジタル制御で高速な負荷応答性能を実現するため に、DSPで行う演算処理のアルゴリズムを最適化する。 DSPで行う近似的2自由度制御の演算箇所を図8に示 す。出力電圧のフィードバック値 $V_{out}(k)$ の入力値から、 $\alpha(k), \beta(k)$ 及び操作量である $\gamma(k) (= Duty(k))$ を求め、 後段のDPWMタイマへ出力する。 $\alpha(k), \beta(k)$ 及び $\gamma(k)$ を求める演算アルゴリズムを式(11),式(12)及び式(13) に示す。

$$\gamma(k) = \beta(k-1) + kr_2r + ki_2\alpha(k-1) + k_2v_{out}(k) \quad (13)$$

ただし,目標値r(k)は負荷急変時には不変であるとし, 定数rとする。式(11),式(12)及び式(13)の全ての演算 をサンプリング周期内に行う必要があるが,ブロック図 の順序で, $\alpha(k)$, $\beta(k)及び\gamma(k)と順番に演算した場$ $合,ADコンバータで最新の<math>V_{out}(k)$ をサンプリングしてか ら最新のDuty(k)の演算結果を得るまでのDSP演算処理 によるむだ時間が長くなり,負荷応答性能を劣化させる。

今回対象としている DC-DC コンバータは、非常に高速 な応答性能が求められるため、このむだ時間を最小にす るための演算アルゴリズムを検討する。式(13)より、最 新の*Duty*(*k*)結果を得るために必要な定数以外のパラメ ータ情報は、最新の*Vout*(*k*)、前回の α (*k* – 1)、及び β (*k* – 1)であるため、式(11)及び式(12)を先に行う必要 はない。また、式(13)において、事前の演算処理が可能 な演算箇所を δ (*k*)とし、式(14)に示す。

$$\delta(k) = \beta(k-1) + kr_2r + k_{i2}\alpha(k-1) \cdots (14)$$



図8 近似的2自由度制御のDSP演算ブロック

入力されてから最新のDuty (k) の演算結果を得るまでに 必要な演算処理を1回の積和命令だけとし、最小のむだ 時間で演算処理を行う。MD6603のTinyDSPを使用し、 DSP演算アルゴリズムの最適化を行ったときの演算時間 の短縮効果について図9に示す。ADCサンプリング開始 時からDSP演算結果を得るまでの時間が783nsから350ns まで短縮することができた。この時間を最短にすること で、デジタル制御特有のむだ時間の影響による高速応答 性能の劣化をおさえることができる。



図9 演算アルゴリズム最適化による演算時間短縮化の効果

5. 実験結果

図10に実験で使用した評価基板の外観写真と仕様を 示す。入力電圧12V,出力電圧1Vとし,パワーステージ 部は,Driver-MOS (60A定格×4並列),コイル (40A定 格×4並列)及び出力容量 (6000 µF) で構成されており, パワーステージ部を弊社製 MD6603 マイコンで駆動する 構成としている。この実験基板を用いて,負荷急変特性 とスタートアップ特性の確認を行った。



L 出力コンデンサ6200μF

図10 評価基板写真と仕様

5.1 負荷急変特性

出力負荷電流を50Aから100Aに急変した際の負荷応

答波形を図11に、出力負荷電流を100Aから50Aに急変 した際の負荷応答波形を図12に示す。出力電圧変動の 落ち込みと跳ね上がりの両方が設計目標の30mV以内を 満たしていることを確認した。





5.2 スタートアップ特性

スタートアップ時の出力電圧の立ち上がり波形を図 13に示す。立ち上がり時間はおよそ200 µsと高速であ るにも関わらず,オーバーシュートのない滑らかな立ち 上がりになっており,設計目標を満足していることを確 認した。



6. まとめ

本報告では、FPGA等に代表される低電圧大電流用途 に使用されるDC-DCコンバータに求められる電源性能 をデジタル制御方式のコントローラを用いて実現するた めの設計方法について紹介した。制御方式に近似的2自 由度制御を適用し、かつ、DSPでのデジタル制御演算 アルゴリズムを最適化することでオーバーシュートのな い高速なスタートアップ特性と高速な負荷急変応答特性 を同時に実現できることを確認した。

参考文献

- (1) 竹上栄治, "DSPを用いたDC-DCコンバータのロバスト 制御に関する研究", 電気通信大学大学院電気通信学研究 科博士論文, 2008
- (2) 荻原憲人, "MDマイコンによるDC-DC降圧コンバータの ロバストデジタル制御", 電気通信大学知能機械工学専攻 修士論文, 2017
- (3) 新田史弥, "MDマイコンによる電圧フィードバックのみ による DC-DC 降圧コンバータのディジタル制御", 電気 通信大学知能機械工学専攻学士論文, 2016
- (4) 力石康弘, "大電流DC/DCコンバータモジュールBR220の開発"サンケン技報, 2017.11, vol.49, p.39~42
- (5) 臼田武史,松尾芳樹,高柳毅,増谷康弘,"ディジタル制 御型DC-DCコンバータにおける切換予測型PWM制御に よる過渡応答特性改善",(社)電気情報通信学会,2009

※本稿は下記より転載しました。

下川宗一郎,樋口幸治,中村勝, 一般社団法人電子情報通信学会信学技報
THE INSTITUTE OF ELECTRONICS. INFORMATION
AND COMMUNICATION ENGINEERS, IEICE Technical
Report, EE2018-32, CPM2018-60, OME2018-20 (2018-11)
copyright(c)2018 IEICE