



## アレグロ製品 新製品変更推奨リスト

Family	既存製品	定格	代替推奨新製品	備考
Bipolar Stepping Motor Driver	A3982SLB-T	35V/2A	A4984SLP-T	OCP追加
	<b>A3983SLP-T</b>		A4984SES-T A4984SET-T	A4984SLP-Tはピンコンパチ OCP追加
	<b>A3984SLP-T</b>		A4982SLP-T	ピンコンパチ OCP追加
	A4983SET-T		A4988SET-T	ピンコンパチ OCP追加

赤字が本技術資料記載の製品です。

既存製品の終息情報はありません(2011年9月現在)。

代替推奨新製品は過電流保護機能を追加し、安全性を向上させております。

詳細な技術資料については、担当営業へご連絡お願い致します。

# アプリケーション・ノート

VER2.0HP

名称	A 3 9 8 3 S L P - T	日付	2 0 1 1 ( 平 成 2 3 ) 9 月 日
	A 3 9 8 4 S L P - T	担当	技 術 本 部 P P D 事 業 部 モ ー タ 技 術 2 グ ル ー プ

本資料は、アレグロマイクロシステムズ社製マイクロステッピング対応モータードライバーA3983SLP-T および A3984SLP-T に関する製品の特徴、ご使用方法等をまとめたものです。本資料は、アレグロマイクロシステムズ社からの情報を日本語のアプリケーションとして作成したものです。

最新の情報に関しては、弊社担当部門まで問い合わせ願います。

A3983SLP-T/A3984SLP-T の後継新製品としまして、ピンコンパチで OCP 機能が追加された A4984SLP-T/A4982SLP-T をリリースしております。併せてご検討下さい。

1 .	はじめに	: P 2
2 .	特徴	: P 3
3 .	製品仕様	: P 3
4 .	外形図	: P 5
5 .	内部ブロック図& P i n 配列	: P 6
6 .	応用回路例	: P 8
7 .	機能説明	: P 1 0
8 .	アプリケーション情報	: P 1 5
9 .	ステップシーケンス	: P 1 7
1 0 .	動作波形図	: P 2 4
1 1 .	熱設計資料	: P 3 0
1 2 .	損失の計算方法	: P 3 1

## 1. はじめに

A3983SLP-T/A3984SLP-T は、ステッピングモータを駆動するシーケンサ機能付モータドライバです。

A3983SLP-T は、バイポーラ駆動方式のステッピングモータドライバで、フルステップ (2 相励磁方式) ・ ハーフステップ (1 - 2 相励磁方式) ・ 4 分割マイクロステップ (W1 - 2 相励磁方式) ・ 8 分割マイクロステップ (2W1 - 2 相励磁方式) に対応できます。

一方、A3984SLP-T は、フルステップ (2 相励磁方式) ・ ハーフステップ (1 - 2 相励磁方式) ・ 4 分割マイクロステップ (W1 - 2 相励磁方式) ・ 16 分割マイクロステップ (4W1 - 2 相励磁方式) に対応できます。

また、出力は 35V、±2.0A まで対応可能となっています。

A3983SLP-T/A3984SLP-T は、固定 OFF 時間方式の電流制御機能を有しています。

この電流制御機能は、SLOW DECAY (低速減衰モード) ・ MIXED DECAY (高速/低速混合の減衰モード) 対応となっております。

A3983SLP-T/A3984SLP-T は、シーケンサによって、動作設定が容易にできるようになっております。

STEP 端子にパルスを入力するだけで、モータのステップ角が 1 つ進みます (励磁方式は MS1、MS2 の論理によります)。

すなわち、A3983SLP-T/A3984SLP-T には励磁シーケンス・高周波制御線およびプログラムのための複雑なインターフェースが必要ありません。

A3983SLP-T/A3984SLP-T は、複雑なマイクロプロセッサが使用不可もしくは過負荷になるようなアプリケーションに最適なインターフェースとなっています。

A3983SLP-T/A3984SLP-T ではチョッピング制御が自動的に行われます。すなわち、電流減衰モード (SLOW DECAY、MIXED DECAY) が自動的に選択されます。

STEP 信号が入力されたときに、モータの各相の電流において、STEP 信号が入力される前の電流より STEP 信号が入力された後の電流の方が高いか低いかで電流減衰モードを選択します。

STEP 信号が入力される前の電流よりも STEP 信号が入力された後の電流のほうが高い場合、電流減衰モードは「SLOW DECAY」に設定されます。

STEP 信号が入力される前の電流よりも STEP 信号が入力された後の電流のほうが低い場合、電流減衰モードは「MIXED DECAY」になります。

A3983SLP-T/A3984SLP-T では、OFF 期間の最初の 31.25% が FAST DECAY、残りの 68.75% が SLOW DECAY に設定されます。

この電流減衰制御により、モータの振動を減らし、ステップ角の精度を上げ、損失の改善を実現しています。

A3983SLP-T/A3984SLP-T は、内部の同期整流回路により PWM 動作における損失を改善しています。

A3983SLP-T/A3984SLP-T は、内部保護回路として、ヒステリシス付過熱保護回路・低電圧保護回路 (UVLO 回路) ・貫通電流防止回路を有しています。

また、電源立ち上げに際し特別な立ち上げシーケンスはありません。

A3983SLP-T/A3984SLP-T のパッケージは、裏面に放熱用シンク Tab を有した 24 ピン eTSSOP パッケージです。

## 2. 特徴

- ・ 低 ON 抵抗出力(0.45Ω)
- ・ 自動電流減衰モード選択 / 検知機能搭載
- ・ 低損失同期整流内臓
- ・ 電源電圧低下検出保護機能(UVLO)、熱保護機能搭載(TSD)
- ・ 出力ドライバにおける貫通電流を防ぐデッドタイム機能搭載

## 3. 製品仕様

### 3 - 1 絶対最大定格(Ta=25 )

項目	記号	規格値	単位	備考
主電源電圧	V <sub>BB</sub>	35	V	
出力電流 (*1)	I <sub>out</sub>	±2.0	A	Continuous
ロジック入力電圧	V <sub>IN</sub>	-0.3 ~ 7.0	V	
検出電圧	V <sub>S</sub>	0.5	V	
REF入力電圧	V <sub>REF</sub>	4	V	
ROSC端子電圧	V <sub>ROSC</sub>	7	V	
パッケージパワー損失 (*2)	P <sub>D</sub>	4.46	W	(*4)
		2.77	W	(*5)
ジャンクション温度 (*3)	T <sub>J</sub>	150		
動作周囲温度	T <sub>a</sub>	- 20 ~ 85		
保存温度	T <sub>stg</sub>	- 55 ~ 150		

(\*1) 出力電流はデューティサイクル、周囲温度、放熱状態によって制限をうけることがあります。

いかなる使用条件下においても、決して、指定された定格電流および最大接合部温度(T<sub>J</sub>=+150 )を越えないようにして下さい。

(\*2) 周囲温度(T<sub>a</sub>)が+25 以上の場合は、-35.7mW/ (JEDEC 基準 4 層基板(High K) 使用時)、-22.2mW/ (GND 銅箔面積 3.0 平方インチの 2 層基板使用時) にてディレーティングが必要となります。(減定格の項参照)

(\*3) ジャンクション温度(T<sub>J</sub>)が+150 を越すような異常条件下で使用した場合、デバイス内のサーマルシャットダウン回路が動作しますが、このような条件下での使用は、極力、避けて下さい。

(\*4) JEDEC 基準 4 層基板(High K)にて測定。

(\*5) GND 銅箔面積 3.0 平方インチの 2 層基板使用時のものです。

3 - 2 電気的特性 (特に断りなき場合、 $T_a=25$ 、 $V_{BB}=35V$ )

出力部(Output Drivers)

特性項目 Characteristics	記号 Symbol	定格 Limits			単位 Units	試験条件 Test Conditions
		MIN	TYP	MAX		
主電源電圧範囲	$V_{BB}$	8	-	35	V	動作状態
		0	-	35	V	スリープモード
Logic電源電圧範囲	$V_{DD}$	3	-	5.5	V	
MOSFET ON抵抗	$R_{DSON}$	-	0.35	0.45	$\Omega$	Source, $I_{out} = -1.5A$
		-	0.3	0.37	$\Omega$	Sink, $I_{out} = 1.5A$
FETボディーDi順電圧	$V_F$	-	-	1.2	V	Source, $I_{out} = -1.5A$
		-	-	1.2	V	Sink, $I_{out} = 1.5A$
主電源電流	$I_{BB}$	-	-	4.0	mA	$F_{pwm} < 50KHz$
		-	-	2.0	mA	動作状態、出力OFF時
		-	-	10	$\mu A$	スリープモード
ロジック電源電流	$I_{DD}$	-	-	8.0	mA	$F_{pwm} < 50KHz$
		-	-	5.0	mA	出力OFF時
		-	-	10	$\mu A$	スリープモード

制御部(Control Logic)

Logic入力電圧	$V_{IN(1)}$	$0.7V_{DD}$	-	-	V	$V_{IN(0)}$
	$V_{IN(0)}$	-	-	$0.3V_{DD}$	V	$V_{IN(1)}$
Logic入力電流	$I_{IN(1)}$	-20	<-1.0	20	$\mu A$	$V_{IN}=0.7V_{DD}$
	$I_{IN(0)}$	-20	<1.0	20	$\mu A$	$V_{IN}=0.3V_{DD}$
Logic入力電圧ヒステリシス	$V_{hys}$	150	300	500	mV	
ブランキング時間	$t_{BLANK}$	700	1000	1300	ns	
固定OFF時間	$t_{OFF}$	20	30	40	$\mu s$	OSC > 3V
		23	30	37	$\mu s$	$R_{OSC}=25K$
REF入力電圧範囲	$V_{REF}$	0	-	4	V	動作状態
REF端子入力電流	$I_{REF}$	-	-	$\pm 3.0$	$\mu A$	
Gain(Gm)エラー (3)	$E_G$	-	-	$\pm 15.0$	%	$V_{REF} = 2V, DAC=38.3\%$
		-	-	$\pm 5.0$	%	$V_{REF} = 2V, DAC=70.7\%$
		-	-	$\pm 5.0$	%	$V_{REF} = 2V, DAC=100\%$
クロスオーバーデッドタイム	$T_{DT}$	100	475	800	ns	SR enabled
過熱保護動作温度	$T_J$	-	165	-		
過熱保護ヒステリシス	$T_J$	-	15	-		
低電圧保護動作電圧	$V_{UVLO}$	2.35	2.7	3.0	V	$V_{DD}$ 電圧、立ち上がり時
低電圧保護ヒステリシス	$V_{UVLO}$	0.05	0.1	-	V	


1 : Typ データは設計情報として使用して下さい。

2 : 表中の負電流は製品端子から流れ出る電流を示しております。

3 :  $E_G = \{ (V_{REF}/8) - V_{SENSE} \} / (V_{REF}/8)$


## 4 . 外形図

### 4 - 1 24 ピン eTSSOP パッケージ



- リード間隔の許容誤差は累積とはなりません。
- 13, 24 番端子は、裏面の放熱用ヒートシンクパッドとは絶縁されています。必ず外部 (PCB 上) で 13, 24 番端子と裏面の放熱用ヒートシンクパッドを接続してください。

5 . 内部ブロック図 & Pin 配列  
 5 - 1 内部ブロック図




5 - 2 Pin 配列

Pin番号	記号	機能
1	CP1	チャージポンプ汲み上げ用端子1
2	CP2	チャージポンプ汲み上げ用端子2
3	VCP	チャージポンプ電圧端子
4	VREG	内部レギュレータ出力端子
5	MS1	励磁方式設定端子1
6	MS2	励磁方式設定端子2
7	RESET	リセット入力端子
8	ROSC	固定OFF時間設定端子
9	SLEEP	スリープ入力端子
10	VDD	ロジック電源入力端子
11	STEP	励磁信号入力端子
12	REF	電流検出基準電圧入力端子
13	GND	グランド端子(パワーグランド)
14	DIR	回転方向入力端子
15	OUT1B	出力端子1B
16	VBB1	主電源入力端子1
17	SENSE1	電流検出端子1
18	OUT1A	出力端子1A
19	OUT2A	出力端子2A
20	SENSE2	電流検出端子2
21	VBB2	主電源入力端子2
22	OUT2B	出力端子2B
23	ENABLE	ENABLE/DISABLE切り替え入力端子
24	GND	グランド端子(パワーグランド)



6 . 応用回路例



- |                   |                        |
|-------------------|------------------------|
| R1 : 30K $\Omega$ | CS : 0.1 $\mu$ F       |
| RS : 0.5 $\Omega$ | CA1 : 10 $\mu$ F/10V   |
| R2 : 22K $\Omega$ | CA2 : 0.22 $\mu$ F     |
| R3 : 15K $\Omega$ | CB1 : 100 $\mu$ F/50V  |
|                   | CB2 : 0.22 $\mu$ F     |
|                   | CC1 : 0.1 $\mu$ F/50V  |
|                   | CD1 : 0.1 $\mu$ F/50V  |
|                   | CE1 : 0.22 $\mu$ F/25V |

特に V<sub>DD</sub> ラインのノイズに注意して下さい。

V<sub>DD</sub> ラインには必ず製品の直近に電解コンデンサ CA1 およびバイパスコンデンサ CA2 を挿入して下さい。

CA2 および CB2 は、PCB による配線インピーダンス (スルーホールなども含む) をできるだけ避けるために、製品と同一面に挿入されることが望ましいです。

検出抵抗  $R_S$  部には電流制御時に過大なスパイク電圧(電流)が発生することがあります。

スパイク電圧が大きい場合、スパイク電圧除去用のコンデンサを付加して下さい。このコンデンサは周波数特性の良いものをご使用ください。また製品に直近かつ製品と同一面内に実装してください。容量値に関しましては、スパイク電圧を確認したうえでご判断ください(目安としましては  $0.1\mu\text{F}$  程度です)

GND パターンの引き回しには十分に注意して下さい。

製品 GND 部から  $V_{DD}$  系 GND(S - GND)と  $V_{BB}$  系 GND(P - GND)を分ける(共通インピーダンスを出来るだけ小さくする)とノイズ低減効果があります(詳しくは P15 の推奨パターン図を参照ください)。

$R_S$  で使用する抵抗の定格選定に注意してください。

$R_S$  で使用する抵抗の定格につきましては、その抵抗で消費する損失の 2 倍程度の定格のものを推奨いたします(発熱により抵抗値が変化してしまうため)。

コンデンサ容量の選定について

CS, CA2, CB2, CC1, CD1, CE1 はノイズ除去を目的としたコンデンサになります。

応用回路例にてこれらのコンデンサの容量値を推奨値として掲載しておりますが、容量値の選定につきましては、ユーザーにおける実働確認において十分検証を行った上でご判断ください。

Not Recommended for New Designs

## 7. 機能説明

### デバイス動作

A3983SLP-T/A3984SLP-T は、ステッピングモータを駆動するシーケンサ機能付マイクロステッピング対応モータドライバです。

このシーケンサにより、モータを少ない信号線で簡単に制御できます。

A3983SLP-T は、バイポーラ駆動方式のステッピングモータドライバで、フルステップ（2相励磁方式）・ハーフステップ（1-2相励磁方式）・4分割マイクロステップ（W1-2相励磁方式）・8分割マイクロステップ（2W1-2相励磁方式）に対応できます。

一方、A3984SLP-T は、フルステップ（2相励磁方式）・ハーフステップ（1-2相励磁方式）・4分割マイクロステップ（W1-2相励磁方式）・16分割マイクロステップ（4W1-2相励磁方式）に対応できます。

A3983SLP-T/A3984SLP-T に搭載されている 2 つの H ブリッジ（全て N 型チャンネル DMOSFET で構成されています）のいずれも OFF 時間固定式の PWM 制御回路により電流制御されています。

各ステップにおける H ブリッジに流れる電流は、外付けの電流検出抵抗( $R_s$ )、リファレンス電圧( $V_{REF}$ )およびシーケンサからの信号を受けた DAC (DA コンバータ) の出力電圧によって決まります。

電源立ち上がり時もしくはリセット時において、シーケンサにより、各相の DAC 出力と電流の方向は初期の Home State に設定されます。

また両相ともに、電流制御モードは Mixed Decay に設定されます。

STEP 端子に信号が 1 パルス入力されると、シーケンサにより自動的に DAC 出力電圧が次の電圧レベルに移行します。

励磁モードは、下表に示されている MS1 および MS2 のロジック信号によって設定されます。

DAC 出力電圧のレベルが 1 つ前の DAC 出力電圧のレベルよりも低い場合、H ブリッジの電流減衰モードは Mixed Decay に設定されます。

DAC 出力電圧のレベルが 1 つ前の DAC 出力電圧のレベルよりも高いかもしくは等しい場合、H ブリッジの電流減衰モードは Slow Decay に設定されます。

この自動電流減衰モード選択 / 検知機能により、モータの逆起電圧による電流波形の歪を抑えることができ、マイクロステッピングの動作を正確なものにしています。

A3983SLP-T の励磁方式

MS1	MS2	Microstepping Resolution	Excitation Mode
L	L	Full Step	2 Phase
H	L	Half Step	1-2 Phase
L	H	Quarter Step	W1-2 Phase
H	H	Eight Step	2W1-2 Phase

A3984SLP-T の励磁方式

MS1	MS2	Microstepping Resolution	Excitation Mode
L	L	Full Step	2 Phase
H	L	Half Step	1-2 Phase
L	H	Quarter Step	W1-2 Phase
H	H	Sixteenth Step	4W1-2 Phase

#### Reset Input(RESET)

RESET 入力(Active Low)はシーケンサを Home State に設定します。また、出力 DMOSFET を全て OFF にします。

このとき、STEP 入力は RESET 端子に High が入力されるまで無視されます。

#### Step Input(STEP)

STEP 入力の立ち上がりエッジによって、シーケンサが動作し、モータを 1 ステップ先に進ませます。

シーケンサは、DAC への入力信号と各ブリッジに流れる電流の方向を制御します。

1 ステップの大きさは、 の表に示されている MS<sub>1</sub> および MS<sub>2</sub> のロジック信号によって設定されます。

#### Microstep Select(MS1/MS2)

MS<sub>1</sub> および MS<sub>2</sub> の入力は、 の表に示されるような励磁方式の選択を行います。入力論理の組み合わせの変更は、STEP 入力信号が入るまで無効です。

#### Direction Input(DIR)

DIRECTION の入力論理は、モータの回転方向を決めるものです。DIR 信号が L の時、回転方向は CW となります。一方 DIR 信号が H の時、回転方向は CCW となります。

#### Internal PWM Current Control

各 H ブリッジは、固定 OFF 時間方式の PWM 電流制御回路で制御されています。

この固定 OFF 時間方式の PWM 電流制御回路は、モータへの負荷電流を設定された値 (I<sub>TRIP</sub>) に制限します。

最初に、対角に位置する SINK と SOURCE の DMOSFET が ON となり、電流がモータを 通って R<sub>S</sub> に流れます。

電流検出抵抗による電圧ドロップが DAC の出力電圧と等しくなった時、電流検出コンパレータにより PWM ラッチが RESET されます。

これにより、SLOW-DECAY モードの場合は、SOURCE ドライバが OFF となり、FAST もしくは MIXED-DECAY モードの場合は、SINK と SOURCE のドライバが OFF となります。

電流制限の最大値は R<sub>S</sub> と V<sub>REF</sub> 端子に入力された電圧と IC 内部に設定された分割比で決定されます。

$$I_{TRIPMAX} = V_{REF} / 8R_S$$

電流検出コンパレータに対し、DAC 出力は V<sub>REF</sub> 出力を正確な間隔で減少させます。  
(17/18 ページの表 %I<sub>TRIPMAX</sub> at each step 参照ください)

$$I_{TRIP} = (\%I_{TRIPMAX} / 100) \times I_{TRIPMAX}$$

SENSE 電圧の定格である 0.5V は超えないようにしてください。

#### Fixed Off-Time

内部 PWM 電流制御回路は、ワン・ショットを用いて出力の OFF を保持する時間を制御しています。

このワン・ショットの時間( $t_{off}$ )は、外付け抵抗( $R_1$ )を直列に ROSC 端子-GND 間に接続することによって決定されます。

もし ROSC の端子に 3V 以上の電圧を入力する場合、Fixed Off-Time は 30 $\mu$ sec になります。このような使い方をする場合、ROSC 端子は  $V_{DD}$  端子に接続することをお勧めします。

Fixed Off-Time は下記の式で表されます

$$t_{off}[\mu s] = ROSC/825$$

#### Blanking

この機能は、出力が内部電流制御回路によってスイッチングしている時に電流検出コンパレータをブランクします。

コンパレータをブランクすることによって、クランプダイオードのリカバリー電流やスイッチング過渡現象時の負荷容量成分によるコンパレータの誤検知を防ぐことができます。

ブランキング時間 ( $t_{BLANK}$ )は、下記で与えられます。

$$t_{BLANK} = 1\mu s$$

#### チャージポンプ( $C_{P1}$ and $C_{P2}$ )

チャージポンプは  $V_{BB}$  よりも高い電圧を作るための回路です。

この電圧で出力ソース DMOSFET を駆動します。

0.1 $\mu$ F のセラミックコンデンサを  $C_{P1}$ - $C_{P2}$  間に装着してください。

また、同様に 0.1 $\mu$ F のセラミックコンデンサを  $V_{CP}$ - $V_{BB}$  間に装着してください。

このコンデンサは出力ソース DMOSFET を駆動するための電源として必要になります。

#### $V_{REG}$

$V_{REG}$  は出力シンク DMOSFET を駆動するために使用されます。

$V_{REG}$  は内部で監視されており、異常状態 ( $V_{REG}$  が低い状態) の場合には出力の DMOSFET が DISABLE (出力 OFF 状態) になります。

$V_{REG}$  端子は 0.22 $\mu$ F のコンデンサでグラウンドに対してデカップリングする必要があります。

#### Enable Input(ENABLE)

LOW を入力することにより、全ての出力がイネーブルになります。

HIGH を入力することにより、全ての出力はディスエーブルとなります。またこの時、シーケンサへの INPUT(STEP,DIR,MS<sub>1</sub>)は全てイネーブルのロジックとは独立しています。

#### Shutdown

異常状態（過度のジャンクション温度もしくはチャージポンプ低電圧時）の場合、その異常状態が解除されるまで、デバイスの出力 DMOSFET が DISABLE(出力 OFF 状態)となります。

電源立ち上げ時および  $V_{DD}$  低電圧時には、UVLO 回路により出力が DISABLE(出力 OFF 状態)となり、シーケンサは HOME にリセットします。

#### SLEEP MODE

SLEEP 端子に LOW を入力することで、SLEEP モードになります。SLEEP モードは消費電力を低減させます。また、SLEEP 状態においては、DMOSFET 出力、内部レギュレータ、チャージポンプを含め、内部回路の多くが DISABLE となります。

HIGH を入力することで、通常動作を行い、HOME ポジションからデバイスがスタートします。

HIGH を入力することでスリープモードが解除になります。スリープモード解除後は STEP 信号入力を 1msec 待つ必要があります。この 1msec という時間はチャージポンプが安定動作に入るまでの時間となっています。

#### Mixed Decay Operation

H ブリッジはシーケンサに従って自動的に MIXED DECAY で動作します。

MIXED DECAY で動作する場合において、出力電流がトリップポイント( $I_{trip}$ )に達した後、A3983SLP-T/A3984SLP-T は FAST DECAY に移行し、Fixed Off Time の 31.25%の期間 FAST DECAY を維持します。

FAST DECAY が終了すると、残りの Fixed Off Time(Fixed Off Time の 68.75%)で SLOW DECAY を維持します。

#### 同期整流(Synchronous Rectification)

ドライバが内部 PWM チョッピングによって Off 時間設定されているとき、負荷電流はシーケンサによって設定されている電流回生モード(Slow, Mixed Decay Mode)で電流回生を行います。


A3983SLP-T/A3984SLP-T の同期整流の特徴は、電流回生期間に適切な DMOSFET を ON させることです。

すなわち、DMOSFET のボディダイオードに電流を流す代わりに、低  $R_{dson}$  である DMOSFET 自身に電流を流します。

これにより、ドライバの損失を低減させ、外付けショットキーダイオードを削減することができます。

出力電流が 0 になることを検知して同期整流を OFF にすることで、出力電流が逆方向に流れることを防いでいます。

Timing Requirements  
 (Ta=+25、V<sub>DD</sub>=5V、論理レベルはV<sub>DD</sub>とGNDです)



- A. STEP minimum HIGH pulse width 1microsecond
- B. STEP minimum LOW pulse width 1microsecond
- C. Setup Time Input Change to STEP 200nsec
- D. Hold Time Input Change to STEP 200nsec

真理値表

Direction	Enable	Sleep	Function
X	X	L	スリープモード
X	H	H	ディスエーブルモード
H	L	H	CW
L	L	H	CCW

X=Don't Care

表記の CW/CCW は、電気角での表記になります。  
 実際のモータの回転方向は、モータの結線方向により変化します。

## 8 . アプリケーション情報

### Layout

プリント基板の配線は GND 領域を強化するようにして下さい。


電気的および熱的な動作を最適にするために、デバイスはプリント基板の上に直接はんだ付けしてください。

電源供給端子 (V<sub>BB</sub> 端子) は電解コンデンサ (47 $\mu$ F 以上のものが望ましい) でデカップリングしてください。またその電解コンデンサはなるべくデバイスの近くに装着してください。

高い dv/dt スイッチング時における容量性結合による問題を避けるために、Hブリッジの出力ラインと敏感なロジック入力ラインは離すように配線してください。通常、LOGIC 入力はノイズを回避するために、低いインピーダンスでドライブして下さい。

A3983SLP-T/A3984SLP-T の参考パターン図を下図に示します。

A3983SLP-T/A3984SLP-T 参考パターン図





#### Grounding

デバイスの GND に 1 点 GND 配線になるようにして下さい。

24 ピン eTSSOP については、GND 端子 (13,24 番ピン) が放熱用ヒートシンクパッドと絶縁されていますので、パッケージの外部 (PCB 上) で接続するようにして下さい。

#### Current Sensing

出力電流レベルの検出における、GND 配線での電圧降下による誤差を最小限にするために、電流検出抵抗はデバイスの 1 点 GND に独立で接続して下さい。

また、配線はなるべく短くして下さい。検出抵抗値が低いものに関しては、プリント基板配線抵抗による電圧降下が大きな割合を占めるため、プリント基板上での配線引き回しを考慮する必要があります。

ソケットの使用は、その接触抵抗により検出抵抗のバラツキの原因ともなりますので避けてください。

電流検出抵抗の値としまして、下記の式を満たす値を推奨します。

$$R_S=0.5/I_{TRIPmax}$$

#### Thermal Protection

ジャンクション温度が 165 (Typical) に達すると、保護回路により、全てのドライバが OFF になります。これは、接合部温度の超過からドライバを保護するためのもので、出力回路のショートは保護できません。過熱保護回路はおよそ 15 のヒステリシスを持っております。

9 . ステップシーケンス


A3983SLP-T  
(DIR=H)

Full Step #	Half Step #	1/4 Step #	1/8 Step #	Phase 1 Current [% I <sub>tripMax</sub> ] (%)	Phase 2 Current [% I <sub>tripMax</sub> ] (%)	Step Angle (°)
	1	1	1	100.00	0.00	0.0
			2	98.08	19.51	11.3
		2	3	92.39	38.27	22.5
			4	83.15	55.56	33.8
1	2	3	5	70.71	70.71	45.0
			6	55.56	83.15	56.3
		4	7	38.27	92.39	67.5
			8	19.51	98.08	78.8
	3	5	9	0.00	100.00	90.0
			10	-19.51	98.08	101.3
		6	11	-38.27	92.39	112.5
			12	-55.56	83.15	123.8
2	4	7	13	-70.71	70.71	135.0
			14	-83.15	55.56	146.3
		8	15	-92.39	38.27	157.5
			16	-98.08	19.51	168.8
	5	9	17	-100.00	0.00	180.0
			18	-98.08	-19.51	191.3
		10	19	-92.39	-38.27	202.5
			20	-83.15	-55.56	213.8
3	6	11	21	-70.71	-70.71	225.0
			22	-55.56	-83.15	236.3
		12	23	-38.27	-92.39	247.5
			24	-19.51	-98.08	258.8
	7	13	25	0.00	-100.00	270.0
			26	19.51	-98.08	281.3
		14	27	38.27	-92.39	292.5
			28	55.56	-83.15	303.8
4	8	15	29	70.71	-70.71	315.0
			30	83.15	-55.56	326.3
		16	31	92.39	-38.27	337.5
			32	98.08	-19.51	348.8

HOME POSITION




Full Step Operation  
 ( A3983SLP-T/A3984SLP-T 共通 )




出力電流のベクトル合成値はいずれのステップにおいても 100% となります。


Half Step Operation  
 ( A3983SLP-T/A3984SLP-T 共通 )




Half Step Operation  
 ( A3983SLP-T/A3984SLP-T 共通 )



Eighth Step Operation  
 ( A3983SLP-T のみ )



Sixteenth Step Operation  
 ( A3984SLP-T のみ )





# 10. 動作波形図

条件：サンケン評価ボード使用


$V_{BB}=10[V]$ ,  $V_{DD}=5[V]$ ,  $V_{REF}=2[V]$ , STEP 入力周波数:500[Hz]、検出抵抗  $R_s=0.5[\Omega]$

モータ定数： $R_m=24.3[\Omega]$ ,  $L_m=13.6[mH]$


FULL STEP 時 (MS1=L レベル、MS2=L レベル)

\* A3983SLP-T/A3984SLP-T 共通


### 各相出力電流波形




### 1 相側出力電流波形




### 各相 SENSE 電圧波形



### 1 相側出力電圧波形




### 1 相側出力電圧波形拡大




# HALF STEP 時 (MS1=H レベル、MS2=L レベル)

\* A3983SLP-T/A3984SLP-T 共通


## 各相出力電流波形




## 1 相側出力電流波形




## 各相 SENSE 電圧波形



## 1 相側出力電圧波形




## 1 相側出力電圧波形拡大




QUARTER STEP 時 (MS1=L レベル、MS2=H レベル)

\* A3983SLP-T/A3984SLP-T 共通


各相出力電流波形




1 相側出力電流波形




各相 SENSE 電圧波形



1 相側出力電圧波形




1 相側出力電圧波形拡大




EIGHT STEP 時 (MS1=H レベル、MS2=H レベル)

\* A3983SLP-T のみ


各相出力電流波形




1 相側出力電流波形




各相 SENSE 電圧波形



1 相側出力電圧波形




1 相側出力電圧波形拡大




SIXTEENTH STEP 時 (MS1=H レベル、MS2=H レベル)

\* A3984SLP-T のみ


各相出力電流波形




1 相側出力電流波形




各相 SENSE 電圧波形



1 相側出力電圧波形




1 相側出力電圧波形拡大




PWM チョッピング動作拡大波形  
 \* A3983SLP-T/A3984SLP-T 共通

SLOW DECAY



MIX DECAY




FAST DECAY      SLOW DECAY

Not Recommended for New Designs

## 11. 熱設計資料

24ピン eTSSOP パッケージは搭載 Chip のステージを放熱用ヒートシンクパッドとして使用することで製品の発熱を外部(基板)に逃がす構造になっています。したがって、使用される基板の材質、面積や GND パターン面積の差異によって製品の許容損失が変化します。このため、製品仕様に記載してある許容損失は目安であり基板設計の良し悪しによって変わりますので注意願います。

下図に銅箔面積 (GND パターン面積) に対する  $R_{\theta JA}$  のグラフを示します。なお、このグラフは 2 層プリント基板にて測定したものです。



eTSSOP パッケージ(A3983SLP-T/A3984SLP-T)につきましては、31 ページの「損失の計算方法」にて損失を計算の上、下記計算式にてジャンクション温度  $T_j$  を推定してください。


$$T_j = T_a + P_D \times R_{\theta JA}$$

$T_a$  : 周囲温度、  $P_D$  : 許容損失

上記に示すグラフを用いて、ジャンクション温度  $T_j$  を推定することができます。計算式を以下に示しますので、周囲温度に対するジャンクション温度( $T_j$ )を御確認して頂くようお願いいたします。

下図に JEDEC 基準 4 層基板(High K)使用時の減定格(28 /W)および 2 層基板における 3.0 平方インチ銅箔 GND 面積時の減定格(45 /W)を示します。

A3983SLP-T/A3984SLP-T ( 24 ピン eTSSOP パッケージ )



1 2 . 損失の計算方法

下記に損失の計算方法と計算例を示します。ご参考ください。ただし、下記の計算方法は近似式となっていますので実際の損失は実測にてご確認ください。

損失の計算式 ( 近似式 )

損失  $P_D$  の計算式 ( 近似式 ) は下記のようになります。

$$P_D = 4 \times I_L^2 \times R$$

$V_{BB}$  : 電源電圧

$I_L$  : モータ電流

R : 出力 DMOSFET のオン抵抗(0.45Ωmax@25 )

なお、上記の計算式 ( 近似式 ) は想定される最悪条件 ( FULL STEP モード、SLOW DECAY モード、モータホールド時 ) を想定した計算式 ( 近似式 ) となります



## \* 使用上の注意 CAUTION / WARNING

- 本書に記載されている動作例及び回路例は、使用上の参考として示したもので、これらに起因する弊社もしくは第三者の工業所有権、知的所有権、その他の権利の侵害問題について弊社は一切責任を負いません。

Application and operation examples described in this document are quoted for the sole purpose of reference for the use of the products herein and Sanken can assume no responsibility for any infringement of industrial property rights, intellectual property rights or any other rights of Sanken or any third party which may result from its use.

- 弊社は品質、信頼性の向上に努めていますが、半導体製品では、ある確率での欠陥、故障の発生は避けられません。部品の故障により結果として、人身事故、火災事故、社会的な損害等が発生させないよう、使用者の責任に於いて、装置やシステム上で十分な安全設計及び確認を行ってください。

Although Sanken undertakes to enhance the quality and reliability of its products, the occurrence of failure and defect of semiconductor products at a certain rate is inevitable. Users of Sanken products are requested to take, at their own risk, preventative measures including safety design of the equipment or systems against any possible injury, death, fires or damages to the society due to device failure or malfunction.

- 本書に記載されている製品は、一般電子機器(家電製品、事務機器、通信端末機器、計測機器など)に使用されることを意図しております。ご使用の際は、納入仕様書に署名または押印の上ご返却をお願いいたします。高い信頼性が要求される装置(輸送機器とその制御装置、交通信号制御装置、防災・防犯装置、各種安全装置など)への使用をご検討の際には、必ず弊社販売窓口へご相談及び納入仕様書に署名または押印の上、ご返却をお願いいたします。

極めて高い信頼性が要求される装置(航空宇宙機器、原子力制御、生命維持のための医療機器など)には弊社の文書による合意が無い限り使用しないでください。

Sanken products listed in this document are designed and intended for the use as components in general purpose electronic equipment or apparatus (home appliances, office equipment, telecommunication equipment, measuring equipment, etc.). Please return to us this document with your signature(s) or seal(s) prior to the use of the products herein.

When considering the use of Sanken products in the applications where higher reliability is required (transportation equipment and its control systems, traffic signal control systems or equipment, fire/crime alarm systems, various safety devices, etc.), please contact your nearest Sanken sales representative to discuss, and then return to us this document with your signature(s) or seal(s) prior to the use of the products herein.

The use of Sanken products without the written consent of Sanken in the applications where extremely high reliability is required (aerospace equipment, nuclear power control systems, life support systems, etc.) is strictly prohibited.

- 弊社のデバイスをご使用、またはこれを使用した各種装置を設計する場合、定格値に対するディレーティングをどの程度行うかにより、信頼性に大きく影響いたします。

ディレーティングとは信頼性を確保または向上するため、各定格値から負荷を軽減した動作範囲を設定したり、サージやノイズなどについて考慮することを言います。ディレーティングを行う要素には、一般的には電圧、電流、電力などの電気的ストレス、周囲温度、湿度などの環境ストレス、半導体デバイスの自己発熱による熱ストレスがあります。これらのストレスは、瞬間的数値あるいは最大値、最小値についても考慮する必要があります。

なおパワーデバイスやパワーデバイス内蔵 IC は、自己発熱が大きく接合部温度(Tj)のディレーティングの程度が、信頼性を大きく変える要素となりますので充分にご配慮ください。

In the case that you use our semiconductor devices or design your products by using our semiconductor devices, the reliability largely depends on the degree of derating to be made to the rated values. Derating may be interpreted as a case that an operation range is set by derating the load from each rated value or surge voltage or noise is considered for derating in order to assure or improve the reliability. In general, derating factors include electric stresses such as electric voltage, electric current, electric power etc., environmental stresses such as ambient temperature, humidity etc. and thermal stress caused due to self-heating of semiconductor devices. For these stresses, instantaneous values, maximum values and minimum values must be taken into consideration.

In addition, it should be noted that since power devices or IC's including power devices have large self-heating value, the degree of derating of junction temperature (Tj) affects the reliability significantly.

- 本書に記載されている製品のご使用にあたって、これらの製品に他の製品・部材を組み合わせる場合、或いは、これらの製品に物理的、化学的その他何らかの加工・処理を施す場合には、使用者の責任に於いてそのリスクをご検討の上行ってください。

When using the products specified herein by either (i) combining other products or materials therewith or (ii) physically, chemically or otherwise processing or treating the products, please duly consider all possible risks that may result from all such uses in advance and proceed therewith at your own responsibility.

- 本書に記載された製品は耐放射線設計をしておりません。

Anti radioactive ray design is not considered for the products listed herein.

- 弊社物流網外での輸送、製品落下等によるトラブルについて弊社は一切責任を負いません。

Sanken assumes no responsibility for any troubles, such as dropping products caused during transportation out of Sanken's distribution network.